

(19)



Europäisches Patentamt

European Patent Office

Office européen des brevets



(11)

**EP 0 977 250 A2**

(12)

## EUROPÄISCHE PATENTANMELDUNG

(43) Veröffentlichungstag:  
02.02.2000 Patentblatt 2000/05

(51) Int. Cl.<sup>7</sup>: **H01L 21/331**, H01L 29/737

(21) Anmeldenummer: 99114471.8

(22) Anmeldetag: 23.07.1999

(84) Benannte Vertragsstaaten:  
**AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU  
MC NL PT SE**  
Benannte Erstreckungsstaaten:  
**AL LT LV MK RO SI**

(30) Priorität: 31.07.1998 DE 19834491


(71) Anmelder: DaimlerChrysler AG  
70567 Stuttgart (DE)

(72) Erfinder:  
• Gässler, Christoph  
89160 Dornstadt (DE)  
• Leier, Helmut, Dr.  
73344 Gruibingen (DE)  
• Shin, Hyunchol,  
Doosan Apt. 801-1801  
Kyung Gi, 442-470 (KR)

### (54) Anordnung und Verfahren zur Herstellung eines Heterobipolartransistors

(57) Das Verfahren zur Herstellung eines auf einem Substrat aus Halbleitermaterial angeordneten Heterobipolartransistors, bei dem eine Halbleiterschichtenfolge für einen Kollektor, eine Basis und einem Emmitter aufgewachsen wird, beinhaltet, daß der Transistor in Mesabauweise strukturiert wird, ein erster Planarisierungsschritt bis zur Obergrenze der Basis durchgeführt wird, wobei während diesem ersten Planarisierungsschritt die Oberfläche der Basis durch eine Schutzschicht der auf die Basis folgenden Emitterschicht geschützt wird, diese Schutzschicht abgetragen und ein Basismetall aufgebracht wird, ein zweiter Planarisierungsschritt über die Basis-Emitter-Mesa erfolgt, und eine Anschlußmetallisierung aufgebracht wird.

FIG. 8



EP 0 977 250 A2

## Beschreibung

[0001] Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Heterobipolartransistors nach dem Oberbegriff des Patentanspruchs 1 und auf eine Anordnung eines Heterobipolartransistors nach dem Oberbegriff des Patentanspruchs 4.

[0002] Zur Herstellung von Hochfrequenz Schaltkreisen, wie beispielsweise Leistungsverstärker, Oszillatoren oder Mischer, sind Bauteile mit exzellenten Hochfrequenz-Eigenschaften erforderlich. Dabei stellt eine Erhöhung der Grenzfrequenzen  $f_T$  und  $f_{max}$  von Transistoren eine wichtige Voraussetzung für technische Innovationen bei Mobil- oder Kurzstrecken-Kommunikationssystemen sowie phasengesteuerten Antennen dar.

[0003] Bisher sind Transistoren aus der Schrift Shigematsu, H. et al.; IEEE Electron Device Letters, Vol. 16, No. 2, pp. 55-57, (1995) bekannt die das Herstellungsverfahren eines InP/InGaAs Heterobipolartransistors in Verbindung mit einem Polyimid-Planarisierungsprozeß zur Basiskontaktierung für einen Einsatz bei hohen Frequenzen beschreibt. Die Bauteilherstellung wird mittels einer Selbstjustage-Prozeßfolge an einer aufwendigen sog. Dummy-Emitter-Struktur und Spacern durchgeführt. Wünschenswert wäre eine möglichst einfache und in der Prozeßfolge zuverlässige Herstellungsmethode mit der sich parasitäre Kapazitäten erniedrigen lassen.

[0004] Bei den übrigen bekannten Verfahren, wie beispielsweise aus den Schriften Asbeck, P.M. et al.; IEEE Electron Device Letters, Vol. EDL-5, No. 8, pp. 310-312, (1984) und Ho, M.C. et al.; IEEE Electron Device Letters, Vol. 16; No. 11, pp. 512-514, (1995) zu entnehmen ist, wird mittels eines Implantationsverfahrens zur Isolation des extrinsischen Bereichs der Basis durchgeführt. Die Implantation bewirkt immer eine Schädigung dieses Bereichs der Basis, was eine unerwünschten Erhöhung der Basis-Kollektor-Kapazität und damit eine Verschlechterung der Hochfrequenz-Eigenschaften eines Transistors zur Folge hat.

[0005] Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Anordnung anzugeben, mit dem eine Optimierung der Hochfrequenz-Eigenschaften eines Heterobipolartransistors durch Minimierung der parasitären Basis-Kollektor-Kapazität erreicht wird, um eine Steigerung der Grenzfrequenzen  $f_T$  und  $f_{max}$  zu bewirken.

[0006] Die Erfindung wird in Bezug auf das Verfahren durch die Merkmale des Patentanspruchs 1 und in Bezug auf die Anordnung eines Heterobipolartransistors durch die Merkmale des Patentanspruchs 4 wiedergegeben. Die weiteren Ansprüche enthalten vorteilhafte Aus- und Weiterbildungen der Erfindung.

[0007] Die Erfindung beinhaltet ein zweistufiges Verfahren zur Planarisierung einer Halbleiteroberfläche mit Polyimid, bei dem, gegenüber dem Stand der Technik, eine potentielle Schädigung des extrinsischen Bereichs

der Basis verhindert wird. Der Verfahrensablauf beinhaltet das Aufwachsen einer Schichtenfolge auf einem Substrat aus Halbleitermaterial, bei dem übereinander Schichten für einen Kollektor, eine Basis und einem Emitter abgeschieden werden.

Der Transistor wird anschließend in Mesabauweise strukturiert.

Danach wird ein erster Planarisierungsschritt bis zur Basis-Mesa durchgeführt, wobei während diesem ersten Planarisierungsschritt ein Rest der darauffolgenden Emitterschicht die Oberfläche der Basis schützt. Anschließend wird diese Schutzschicht beispielsweise durch eine schädigungsarme naßchemische Ätzung abgetragen und die Metallisierung der Basis eingebracht. Die Basis-Mesa ist außerordentlich schmal dimensioniert, so daß sich das Basismetall lateral auf die erste Planarisierungsschicht ausdehnt und insbesondere eine Metalleiterbahn zur Anschlußkontaktierung über die Planarisierungsschicht geführt wird. Eine ebene Halbleiteroberfläche wird durch einen zweiten Planarisierungsschritt bis über die Emitter-Mesa erzeugt.

[0008] Ein besonderer Vorteil der Erfindung besteht darin, daß die Optimierung der Hochfrequenz-Eigenschaften eines Transistors durch die Minimierung der parasitären Basis-Kollektor-Kapazität  $C_{BC}$  erreicht wird, indem einerseits die Basisseichten während der Prozessierung geschützt werden und die Basis entsprechend schmal dimensioniert wird.

Ein weiterer Vorteil bei der Planarisierung ergibt sich aus den technologisch gut kontrollierbaren Einzelschritten der Prozeßfolge, wobei die Materialauswahl beispielsweise nicht auf InP beschränkt ist, sondern auch für andere Halbleiterschichtenfolgen anwendbar ist.

Im folgenden wird die Erfindung anhand von vorteilhaften Ausführungsbeispielen unter Bezugnahme auf schematische Zeichnungen in den Figuren näher erläutert. Es zeigen:

- Fig. 1 Schichtenfolge des Heterobipolartransistors,
- Fig. 2 Selbstjustage des Emitters,
- Fig. 3 Herstellung der Basis-Kollektor-Mesa,
- Fig. 4 Mesabauweise des Transistors,
- Fig. 5 erster Planarisierungsschritt bis zur Basis-Mesa mit Rest der auf die Basis folgenden Emitterschicht,
- Fig. 6 Metallisierung der Basis,
- Fig. 7 zweiter Planarisierungsschritt über die Emitter-Basis-Mesa,
- Fig. 8 Kontaktieren von Emitter, Basis und Kollektor,
- Fig. 9 Transistoraufbau mit Mesastruktur in Projektion.

[0009] In einem ersten Ausführungsbeispiel gemäß Fig. 1 wird eine Schichtenfolge eines InP/InGaAs Heterobipolartransistors mittels Molekularstrahlepitaxie auf 2 Zoll halbisolierendem InP Substrat 1 aufgewachsen.

Im einzelnen besteht die Schichtenfolge aus:

- einer InGaAs n<sup>+</sup>-Subkollektorschicht 21 einer Dicke von 600 nm und der Dotierkonzentration von ca.  $1 \times 10^{19} \text{ cm}^{-3}$ ,
- einer InGaAs n-Kollektorschicht 22 einer Dicke von 500 nm und der Dotierkonzentration von ca.  $1 \times 10^{16} \text{ cm}^{-3}$ ,
- einer InGaAs p<sup>+</sup>-Basisschicht 31 einer Dicke von 90 nm und der Be- oder C-Dotierkonzentration von ca.  $4 \times 10^{19} \text{ cm}^{-3}$ ,
- einer InGaAs intrinsischen Basisspacerschicht 32 einer Dicke von 7 nm,
- einer InP n-Emitterschicht 41 einer Dicke von 60 nm und der Dotierkonzentration von ca.  $3 \times 10^{17} \text{ cm}^{-3}$ ,
- einer ersten n<sup>+</sup>-Emittercapschicht 42 aus InP einer Dicke von 50 nm und der Dotierkonzentration von ca.  $1 \times 10^{19} \text{ cm}^{-3}$ ,
- einer zweiten n<sup>+</sup>-Emittercapschicht 43 aus InGaAs einer Dicke von 180 nm und der Dotierkonzentration von ca.  $1 \times 10^{19} \text{ cm}^{-3}$ .

[0010] Die Bauteilherstellung mit der zugrundegelegten Schichtenfolge gemäß Fig. 1 beginnt mit der Emittetermetallisierung 5, die bevorzugt aus der Metall-Schichtenfolge Ti/Pt/Au aufgebaut ist. Die zweite n<sup>+</sup>-Emittercapschicht 43 aus InGaAs wird anschließend abgeätzt, wobei die vorausgehende Emittetermetallisierung 5 als selbstjustierende Ätzmaske dient. Die InP n-Emitterschicht 41 und erste n<sup>+</sup>-Emittercapschicht 42 aus InP verbleiben als Schutzschichten über der InGaAs-Basis 31 und 32 zunächst ganzflächig erhalten.

[0011] Die Herstellung einer außerordentlich schmal dimensionierten Basis-Kollektor-Mesa 12 (Fig.9), die bis in die n<sup>+</sup>-Subkollektorschicht 21 reicht, wird mit einer Photolackmaske durchgeführt. Dabei wird für die InP Schichten 41 und 42 ein chemisch unterstütztes Ionenstrahl Ätzverfahren (CAIBE) gewählt, bei dem eine Prozeßgas Mischung Cl<sub>2</sub>/Ar zum Abtrag verwendet wird. Die InGaAs-Schichten 21, 22, 31 und 32 werden naß-chemisch mit einer Phosphorsäure-Wasserstoff-Peroxid-Mischung (H<sub>3</sub>PO<sub>4</sub> : H<sub>2</sub>O<sub>2</sub>:H<sub>2</sub>O) abgetragen. Die nachfolgende Herstellung einer Kollektor-Substrat-Mesa 13, die bis in das Substrat 1 reicht, dient zur Isolation des Bauteils. Außerdem wird mittels einer Photolackmaske das Kollektormetall 6 aufgebracht. Anschließend wird ein erster Planarisierungsschritt durchgeführt, bei dem die Halbleiteroberfläche bis zur Obergrenze der Basis abgedeckt wird. Hierzu wird eine erste Polyimidschicht 7 aufgebracht, die mittels eines reaktiven Ionenätzverfahrens (RIE) im Sauerstoffplasma bis zur Obergrenze der Basis zurückgeätzt wird. Die InP Schutzschicht 41 und 42 ist für das Rückätzen der Polyimidschicht 7 von zentraler Bedeutung. Danach wird die InP n-Emitterschicht 41 und erste n<sup>+</sup>-Emittercapschicht 42 aus InP mit einer auf Salzsäure basierenden Ätzlösung abgetragen und unmittelbar danach das

Basismetall 8 selbstjustierend gegenüber der Emitteter-Basis-Mesa 11 aufgebracht. Dabei erstreckt sich das Basismetall 8 lateral auf die erste Planarisierungsschicht, wobei insbesondere diese als Metalleiterbahn zur Anschlußkontaktierung über die erste Polyimidschicht 7 weitergeführt wird.

[0012] Mit einem zweiten Planarisierungsschritt wird die Halbleiteroberfläche bis zur Obergrenze des Emitteters abgedeckt. Hierzu wird wiederum eine zweite Polyimidschicht 9 aufgebracht, die im Sauerstoffplasma bis zur Obergrenze des Emitters zurückgeätzt wird. Der letzte Prozeßschritt beinhaltet die Anschlußmetallisierung 10 von Emitteter 4, Basis 3 und Kollektor 2 mittels reaktivem Ionenätzen und einer elektrochemischen Abscheidung von Gold an den dafür vorgesehen Bereichen.

Eine Verbesserung der Hochfrequenz-Eigenschaften eines Transistors durch eine Verringerung der parasitären Basis-Kollektor-Kapazität C<sub>BC</sub> um bis zu 56% und infolge dessen eine beträchtliche Steigerung der Grenzfrequenzen f<sub>T</sub> und f<sub>max</sub> um bis zu 35% wurden beobachtet.

In einem zweiten Ausführungsbeispiel können, unter Zugrundelegen der nach Ausführungsbeispiel 1 verwendeten Prozeßfolge, die Halbleiterschichtenfolge variiert werden. Beispielsweise kann auch auf die InGaAs intrinsische Basisspacerschicht 32 und/oder die erste n<sup>+</sup>-Emittercapschicht 42 aus InP verzichtet werden. Weiterhin können die n-Emitterschicht 41 und die erste n<sup>+</sup>-Emittercapschicht 42 auch aus InAlAs bestehen.

[0013] In einem dritten Ausführungsbeispiel wird eine Schichtenfolge eines GaAs/AlGaAs Heterobipolartransistors mittels Molekularstrahlepitaxie auf halbisolierendem GaAs Substrat 1 aufgewachsen. Im einzelnen besteht die Schichtenfolge aus:

- einer GaAs n<sup>+</sup>-Subkollektorschicht 21 einer Dicke von 600 nm und der Dotierkonzentration von ca.  $5 \times 10^{18} \text{ cm}^{-3}$ ,
- einer GaAs n-Kollektorschicht 22 einer Dicke von 500 nm und der Dotierkonzentration von ca.  $1 \times 10^{16} \text{ cm}^{-3}$ ,
- einer GaAs p<sup>+</sup>-Basisschicht 31 einer Dicke von 90 nm und der Be- oder C-Dotierkonzentration von ca.  $4 \times 10^{19} \text{ cm}^{-3}$ ,
- einer GaAs intrinsischen Basisspacerschicht 32 einer Dicke von 7 nm,
- einer AlGaAs n-Emitterschicht 41, mit einem Al-Gehalt zwischen 25%-35%, einer Dicke von 60 nm und der Dotierkonzentration von ca.  $3 \times 10^{17} \text{ cm}^{-3}$ ,
- einer ersten n<sup>+</sup>-Emittercapschicht 42 aus GaAs einer Dicke von 200 nm und der Dotierkonzentration von ca.  $5 \times 10^{18} \text{ cm}^{-3}$ .

[0014] Optional kann auf der ersten n<sup>+</sup>-Emittercapschicht 42 eine zweite n<sup>+</sup>-Emittercapschicht 43 aus InGaAs einer Dicke von 20 nm und der Dotierkonzentra-

tion von ca.  $1 \times 10^{19} \text{ cm}^{-3}$  folgen, wobei der In-Gehalt in der Schicht einen Gradienten zwischen 0 % bis 50 % aufweist. Ebenso kann zwischen der n-Emitterschicht 41 und der ersten n<sup>+</sup>-Emittercapschicht 42 eine AlGaAs n-Schicht, mit einem Gradienten im Al-Gehalt zwischen 30 % bis 0 % verwendet werden, mit einer Dicke von 30 nm und der Dotierkonzentration von ca.  $1 \times 10^{18} \text{ cm}^{-3}$ .

#### Patentansprüche

1. Verfahren zur Herstellung eines auf einem Substrat (1) aus Halbleitermaterial angeordneten Heterobipolartransistors, bei dem eine Halbleiterschichtenfolge für einen Kollektor (2), eine Basis (3) und einem Emitter (4) aufgewachsen wird, dadurch gekennzeichnet.

- daß der Transistor in Mesabauweise strukturiert wird,
- daß ein erster Planarisierungsschritt bis zur Obergrenze der Basis (3) durchgeführt wird, wobei während diesem ersten Planarisierungsschritt die Oberfläche der Basis durch eine Schutzschicht (41, 42) der auf die Basis folgenden Emitterschicht geschützt wird,
- daß diese Schutzschicht (41, 42) abgetragen und ein Basismetall (8) aufgebracht wird,
- daß ein zweiter Planarisierungsschritt über die Basis-Emitter-Mesa (11) erfolgt, und
- daß eine Anschlußmetallisierung (10) aufgebracht wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß beim ersten und zweiten Planarisierungsschritt Polyimidschichten (7, 9) verwendet werden.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Basismetall (8) lateral über die Basis-Kollektor-Mesa (12) hinaus auf auf Bereiche der ersten Planarisierungsschicht (7) abgeschieden wird.

4. Heterobipolartransistor, hergestellt nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Halbleiterschichtenfolge aus

- einer InGaAs n<sup>+</sup>-Subkollektorschicht (21),
- einer InGaAs n-Kollektorschicht (22),
- einer InGaAs p<sup>+</sup>-Basisschicht (31),
- einer InGaAs intrinsischen Basisspacerschicht (32),
- einer InP n-Emitterschicht (41),
- einer ersten n<sup>+</sup>-Emittercapschicht (42) aus InP,
- einer zweiten n<sup>+</sup>-Emittercapschicht (43) aus InGaAs auf dem Substrat (1) aus halbisolierendem InP besteht.

5. Heterobipolartransistor nach Anspruch 4, dadurch gekennzeichnet, daß die Schutzschicht aus der InP n-Emitterschicht (41) und der ersten n<sup>+</sup>-Emittercapschicht (42) aus InP besteht.

6. Heterobipolartransistor, hergestellt nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Halbleiterschichtenfolge aus

- einer InGaAs n<sup>+</sup>-Subkollektorschicht (21),
- einer InGaAs n-Kollektorschicht (22),
- einer InGaAs p<sup>+</sup>-Basisschicht (31),
- einer InGaAs intrinsischen Basisspacerschicht (32),
- einer InP n-Emitterschicht (41),
- einer zweiten n<sup>+</sup>-Emittercapschicht (43) aus InGaAs auf dem Substrat (1) aus halbisolierendem InP besteht.

7. Heterobipolartransistor nach Anspruch 6, dadurch gekennzeichnet, daß die Schutzschicht aus der InP n-Emitterschicht (41) besteht.

8. Heterobipolartransistor, hergestellt nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Halbleiterschichtenfolge aus

- einer GaAs n<sup>+</sup>-Subkollektorschicht (21),
- einer GaAs n-Kollektorschicht (22),
- einer GaAs p<sup>+</sup>-Basisschicht (31),
- einer GaAs intrinsischen Basisspacerschicht (32),
- einer AlGaAs n-Emitterschicht (41),
- einer ersten n<sup>+</sup>-Emittercapschicht (42) aus GaAs, auf dem Substrat (1) aus halbisolierendem GaAs besteht.

9. Heterobipolartransistor nach Anspruch 8, dadurch gekennzeichnet, daß auf der ersten n<sup>+</sup>-Emittercapschicht (42) eine zweite n<sup>+</sup>-Emittercapschicht (43) aus InGaAs folgt, wobei der In-Gehalt in der Schicht einen Gradienten zwischen 0 % bis 50 % aufweist.

10. Heterobipolartransistor nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß zwischen der n-Emitterschicht (41) und der ersten n<sup>+</sup>-Emittercapschicht (42) eine AlGaAs n-Schicht, mit einem Gradienten im Al-Gehalt zwischen 30 % bis 0 % angeordnet ist.

11. Heterobipolartransistor, hergestellt nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Basismetall (8) lateral über die Basis-Kollektor-Mesa (12) hinaus auf Bereiche der ersten Planarisierungsschicht (7) erstreckt.

FIG.1




FIG.2




FIG.3




FIG.4




FIG.5




FIG.6




FIG.7




FIG.8





FIG.9







(19)



Europäisches Patentamt

European Patent Office

Office européen des brevets



(11)

**EP 0 977 250 A3**

(12)

**EUROPÄISCHE PATENTANMELDUNG**

(88) Veröffentlichungstag A3:  
22.03.2000 Patentblatt 2000/12

(51) Int. Cl.<sup>7</sup>: **H01L 21/331**, **H01L 29/737**

(43) Veröffentlichungstag A2:  
02.02.2000 Patentblatt 2000/05

(21) Anmeldenummer: **99114471.8**

(22) Anmeldetag: **23.07.1999**

(84) Benannte Vertragsstaaten:  
**AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU  
MC NL PT SE**  
Benannte Erstreckungsstaaten:  
**AL LT LV MK RO SI**

(30) Priorität: **31.07.1998 DE 19834491**


(71) Anmelder: **DaimlerChrysler AG  
70567 Stuttgart (DE)**

(72) Erfinder:  
• **Gässler, Christoph**  
**89160 Dornstadt (DE)**  
• **Leier, Helmut, Dr.**  
**73344 Gruibingen (DE)**  
• **Shin, Hyunchol,**  
**Doosan Apt. 801-1801**  
**Kyung Gi, 442-470 (KR)**

(54) **Anordnung und Verfahren zur Herstellung eines Heterobipolartransistors**

(57) Das Verfahren zur Herstellung eines auf einem Substrat aus Halbleitermaterial angeordneten Heterobipolartransistors, bei dem eine Halbleiterschichtenfolge für einen Kollektor, eine Basis und einem Emmitter aufgewachsen wird, beinhaltet, daß der Transistor in Mesa-bauweise strukturiert wird, ein erster Planarisierungsschritt bis zur Obergrenze der Basis durchgeführt wird, wobei während diesem ersten Planarisierungsschritt

die Oberfläche der Basis durch eine Schutzschicht der auf die Basis folgenden Emitterschicht geschützt wird, diese Schutzschicht abgetragen und ein Basismetall aufgebracht wird, ein zweiter Planarisierungsschritt über die Basis-Emitter-Mesa erfolgt, und eine Anschlußmetallisierung aufgebracht wird.

**FIG.8**

10

EP 0 977 250 A3



Europäisches  
Patentamt

EUROPÄISCHER RECHERCHENBERICHT

Nummer der Anmeldung  
EP 99 11 4471

EINSCHLÄGIGE DOKUMENTE			
Kategorie	Kennzeichnung des Dokuments mit Angabe, soweit erforderlich, der maßgeblichen Teile	Betrifft Anspruch	KLASSIFIKATION DER ANMELDUNG (Int.Cl.7)
D,X	SHIGEMATSU H ET AL: "Ultrahigh f/sub T/ and f/sub max/ new self-alignment InP/InGaAs HBT's with a highly Be-doped base layer grown by ALE/MOCVD" IEEE ELECTRON DEVICE LETTERS, FEB. 1995, USA, Bd. 16, Nr. 2, Seiten 55-57, XP002120187 ISSN: 0741-3106 * Abbildung 1 * * Absatz [0011] *	1-3,11	H01L21/331 H01L29/737
X	EP 0 671 762 A (HUGHES AIRCRAFT CO) 13. September 1995 (1995-09-13) * Abbildungen 2-5 * * Spalte 5, Zeile 22 - Spalte 7, Zeile 18 *	1,3,11	
A		2	
X	EP 0 817 276 A (HITACHI ULSI ENGINEERING CORP ;HITACHI LTD (JP)) 7. Januar 1998 (1998-01-07) * Abbildungen 5B-D * * Spalte 9, Zeile 47 - Spalte 10, Zeile 2 *	1	RECHERCHIERTE SACHGEBIETE (Int.Cl.7) H01L
A		2,3,11	
A	US 5 345 097 A (NAKAGAWA ATSUSHI) 6. September 1994 (1994-09-06) * Abbildungen 6-10 * * Spalte 5, Zeile 42 - Spalte 7, Zeile 10 *	1-3,11	
	---		
	-/--		
Der vorliegende Recherchenbericht wurde für alle Patentansprüche erstellt			
Recherchenort BERLIN		Abschlußdatum der Recherche 25. Oktober 1999	Prüfer Polesello, P
<p>KATEGORIE DER GENANNTEN DOKUMENTE</p> <p>X : von besonderer Bedeutung allein betrachtet Y : von besonderer Bedeutung in Verbindung mit einer anderen Veröffentlichung derselben Kategorie A : technologischer Hintergrund O : nichtschriftliche Offenbarung P : Zwischenliteratur</p> <p>T : der Erfindung zugrunde liegende Theorien oder Grundsätze E : älteres Patentedokument, das jedoch erst am oder nach dem Anmeldedatum veröffentlicht worden ist D : in der Anmeldung angeführtes Dokument L : aus anderen Gründen angeführtes Dokument</p> <p>&amp; : Mitglied der gleichen Patentfamilie, übereinstimmendes Dokument</p>			

EPO FORM 1503 03 82 (P0403)



Europäisches  
Patentamt

# EUROPÄISCHER RECHERCHENBERICHT

Nummer der Anmeldung  
EP 99 11 4471

EINSCHLÄGIGE DOKUMENTE			KLASSIFIKATION DER ANMELDUNG (Int.Cl.7)
Kategorie	Kennzeichnung des Dokuments mit Angabe, soweit erforderlich, der maßgeblichen Teile	Betrifft Anspruch	
A	PATENT ABSTRACTS OF JAPAN vol. 1998, no. 06, 30. April 1998 (1998-04-30) & JP 10 050720 A (NIPPON TELEGR & TELEPH CORP & NTT), 20. Februar 1998 (1998-02-20) * Zusammenfassung * -----	1-3, 11	
			RECHERCHIERTE SACHGEBIETE (Int.Cl.7)
Der vorliegende Recherchenbericht wurde für alle Patentansprüche erstellt			
Recherchenort	Abschlußdatum der Recherche	Prüfer	
BERLIN	25. Oktober 1999	Polesello, P	
KATEGORIE DER GENANNTEN DOKUMENTE		T : der Erfindung zugrunde liegende Theorien oder Grundsätze E : älteres Patentedokument, das jedoch erst am oder nach dem Anmeldedatum veröffentlicht worden ist D : in der Anmeldung angeführtes Dokument L : aus anderen Gründen angeführtes Dokument A : technologischer Hintergrund O : mündliche Offenbarung P : Zwischenliteratur	
X : von besonderer Bedeutung allein betrachtet Y : von besonderer Bedeutung in Verbindung mit einer anderen Veröffentlichung derselben Kategorie A : technologischer Hintergrund O : mündliche Offenbarung P : Zwischenliteratur		& : Mitglied der gleichen Patentfamilie, übereinstimmendes Dokument	

EPO FORM 1503 03.82 (P0403)



Europäisches  
Patentamt

Nummer der Anmeldung

EP 99 11 4471

### GEBÜHRENPFLICHTIGE PATENTANSPRÜCHE

Die vorliegende europäische Patentanmeldung enthält bei ihrer Einreichung mehr als zehn Patentansprüche.

- ☐ Nur ein Teil der Anspruchsgebühren wurde innerhalb der vorgeschriebenen Frist entrichtet. Der vorliegende europäische Recherchenbericht wurde für die ersten zehn sowie für jene Patentansprüche erstellt, für die Anspruchsgebühren entrichtet wurden, nämlich Patentansprüche:
- ☐ Keine der Anspruchsgebühren wurde innerhalb der vorgeschriebenen Frist entrichtet. Der vorliegende europäische Recherchenbericht wurde für die ersten zehn Patentansprüche erstellt.

### MANGELNDE EINHEITLICHKEIT DER ERFINDUNG

Nach Auffassung der Recherchenabteilung entspricht die vorliegende europäische Patentanmeldung nicht den Anforderungen an die Einheitlichkeit der Erfindung und enthält mehrere Erfindungen oder Gruppen von Erfindungen, nämlich:

Siehe Ergänzungsblatt B

- ☐ Alle weiteren Recherchengebühren wurden innerhalb der gesetzten Frist entrichtet. Der vorliegende europäische Recherchenbericht wurde für alle Patentansprüche erstellt.
- ☐ Da für alle recherchierbaren Ansprüche die Recherche ohne einen Arbeitsaufwand durchgeführt werden konnte, der eine zusätzliche Recherchengebühr gerechtfertigt hätte, hat die Recherchenabteilung nicht zur Zahlung einer solchen Gebühr aufgefordert.
- ☐ Nur ein Teil der weiteren Recherchengebühren wurde innerhalb der gesetzten Frist entrichtet. Der vorliegende europäische Recherchenbericht wurde für die Teile der Anmeldung erstellt, die sich auf Erfindungen beziehen, für die Recherchengebühren entrichtet worden sind, nämlich Patentansprüche:
- ☒ Keine der weiteren Recherchengebühren wurde innerhalb der gesetzten Frist entrichtet. Der vorliegende europäische Recherchenbericht wurde für die Teile der Anmeldung erstellt, die sich auf die zuerst in den Patentansprüchen erwähnte Erfindung beziehen, nämlich Patentansprüche:

1-3.11



Europäisches  
Patentamt

**MANGELNDE EINHEITLICHKEIT  
DER ERFINDUNG  
ERGÄNZUNGSBLATT B**

Nummer der Anmeldung  
EP 99 11 4471

Nach Auffassung der Recherchenabteilung entspricht die vorliegende europäische Patentanmeldung nicht den Anforderungen an die Einheitlichkeit der Erfindung und enthält mehrere Erfindungen oder Gruppen von Erfindungen, nämlich:

**1. Ansprüche: 1-3,11**

Process for the fabrication of a mesa heterojunction transistor where a polyimide passivation layer is deposited at first up to the base surface, then base contacts are deposited and then another polyimide passivation layer is deposited upon the whole mesa.

**2. Ansprüche: 4-7**

Heterojunction transistor consisting of InGaAs/InP layers, comprising an intrinsic InGaAs layer between the p+ InGaAs base and the n InP emitter.

**3. Ansprüche: 8-10**

Heterojunction transistor consisting of AlGaAs/GaAs layers, comprising an intrinsic GaAs layer between the p+ GaAs base and the n AlGaAs emitter.

**ANHANG ZUM EUROPÄISCHEN RECHERCHENBERICHT  
ÜBER DIE EUROPÄISCHE PATENTANMELDUNG NR.**

EP 99 11 4471

In diesem Anhang sind die Mitglieder der Patentfamilien der im obengenannten europäischen Recherchenbericht angeführten Patentedokumente angegeben.  
Die Angaben über die Familienmitglieder entsprechen dem Stand der Datei des Europäischen Patentamts am  
Diese Angaben dienen nur zur Unterrichtung und erfolgen ohne Gewähr.

25-10-1999

Im Recherchenbericht angeführtes Patentedokument	Datum der Veröffentlichung	Mitglied(er) der Patentfamilie	Datum der Veröffentlichung
EP 0671762 A	13-09-1995	US 5468659 A JP 8045958 A	21-11-1995 16-02-1996
EP 0817276 A	07-01-1998	WO 9629740 A US 5949097 A	26-09-1996 07-09-1999
US 5345097 A	06-09-1994	JP 5243256 A	21-09-1993
JP 10050720 A	20-02-1998	KEINE	

EPO FORM P4461

Für nähere Einzelheiten zu diesem Anhang : siehe Amtsblatt des Europäischen Patentamts, Nr.12/82